

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: VLSI طراحی سیستمهای

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) ۱۱۵۲۰۵

استفاده از ماشین حساب مهندسی مجاز است

۱- با توجه به اینکه $\mu_n = 2.5\mu_p$ عرض نسبی دو MOSFET کانال n و p باید چه رابطه ای نسبت به هم داشته باشند تا پارامتر رسانایی انتقالی آنها یکسان باشد؟


$W_n = 0.4W_p$.۴

$W_n = 0.25W_p$.۳

$W_n = 4W_p$.۲


$W_n = W_p$.۱

۲- دو وارونگر زیر را در نظر بگیرید (فرض کنید ترانزیستورهای PMOS در چاه های مجزا قرار گرفته اند) کدام گزینه درست است؟



- ۱. وارونگر (الف) بهتر از وارونگر (ب) است زیرا دارای V_{TH} کمتری است.
- ۲. وارونگر (ب) بهتر از وارونگر (الف) است زیرا دارای V_{TH} کمتری است.
- ۳. در وارونگر (ب) مشکل اثر بدنه وجود دارد ولی وارونگر (الف) دارای این مشکل نیست.
- ۴. در هر دو وارونگر مشکل اثر بدنه وجود دارد.

۳- تابع پیاده سازی شده با ترانزیستورهای عبور مدار زیر چیست؟



$(A \oplus B).C$.۴

$A \oplus B \oplus C$.۳

$A.B.C + A.C.B$.۲

$A.B + \bar{A}.C + A.\bar{B}.C$.۱

۴- MOSFET کانال N با $K'_n = 50\mu A/V^2$ و $W/L = 20$ و $V_{TH} = 0.8V$ به عنوان سوئیچ با V_{DS} کوچک بکار می رود. ولتاژ کنترلی V_{GS} بین ۰ تا ۵ ولت است. به ازای $V_{GS} = 5V$ و $I_D \approx 1mA$ ، V_{DS} چقدر است؟

$0.245V$.۴

$0.815V$.۳

$2.45V$.۲

$8.15V$.۱

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۵- V_{IH} ولتاژ ورودی است که می توان به عنوان در نظر گرفت.

- ۰.۱ ماکزیمم، ۱ ۰.۲ مینیمم، ۱ ۰.۳ ماکزیمم، ۰ ۰.۴ مینیمم، ۰

۶- منطق گیت های انتقالی زیر چیست؟



- ۰.۱ NAND/AND ۰.۲ XOR/XNOR ۰.۳ AND/OR ۰.۴ AND/NAND

۷- یک ترانزیستور NMOS دارای ولتاژ آستانه $0.4V$ است. طراح مدار می خواهد بداند در مقابل کاهش ولتاژ آستانه به اندازه $100mV$ جریان نشتی زیر آستانه در دمای اتاق با فرض $V_{GS} = 0V$ چند برابر خواهد شد ($n=1.4$) ؟

- ۰.۱ ۸,۲ ۰.۲ ۱۵,۶ ۰.۳ ۱,۲۷ ۰.۴ تغییری نخواهد کرد

۸- فرض کنید برای یک گیت AOI با ظرفیت بار $10fF$ ؛ $10K\Omega$ باشد. اگر $t_{rise} = 0.5ns$ فرض شود. τ_{PHL} واقعی چقدر است؟

- ۰.۱ ۰,۲۵۹ns ۰.۲ ۰,۰۶۹ns ۰.۳ ۰,۰۳۸ns ۰.۴ ۰,۳۴۵ns

۹- تابع منطقی $f(A, B, C, D) = \overline{(A+B+C)}DE$ معادل کدام روش نوشت گذاری زیر است؟

- ۰.۱ OAI32 ۰.۲ OAI311 ۰.۳ AO232 ۰.۴ OA333

۱۰- پس از گذشت یک شب، مسئولین آزمایشگاه حالت جامد فهمیدند که ضخامت اکسید رشد داده شده برای ترانزیستوری از حد معمول بیشتر شده است. فکر می کنید I_{DS} این وسیله در مقایسه با حالت معمول چه تفاوتی دارد؟

- ۰.۱ افزایش می یابد ۰.۲ کاهش می یابد ۰.۳ تغییری نمی کند ۰.۴ I_{DS} از ضخامت اکسید مستقل است

۱۱- در وارونگر با بار تخلیه ای، نسبت به وارونگر با بار مقاومتی منحنی VTC..... وحاشیه های نویز..... می باشد.

- ۰.۱ تندتر، کمتر ۰.۲ تندتر، بیشتر ۰.۳ کندتر، کمتر ۰.۴ کندتر، بیشتر

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱۲- تابع $f(A, B, C, D) = \overline{(A+B+C)} \cdot \overline{(D+E+F)}$ معادل چیست؟

۴. AO33

۳. OA33


۲. AOI33

۱. OAI32

۱۳- برای ترانزیستورهای NMOS شکل زیر داریم:

$$\mu_n C_{ox} = 20 \mu A/V^2 \text{ و } V_{TH} = 2V \text{ و } \lambda = 0 \text{ و } L_1 = L_2 = 1 \mu m$$

برای داشتن ولتاژهای مشخص شده در شکل، عرض، Q_1 ، Q_2 و مقاومت R چقدر باید باشد؟



۲. $W_1 = 20 \mu m, W_2 = 5 \mu m, R = 15 K\Omega$


۱. $W_1 = W_2 = 20 \mu m, R = 15 K\Omega$

۴. $W_1 = W_2 = 5 \mu m, R = 35 K\Omega$

۳. $W_1 = 20 \mu m, W_2 = 5 \mu m, R = 50 K\Omega$

۱۴- واحد منطقی زیر را در نظر بگیرید:

در صورتی که $F_1 F_2 F_3 F_4 = 1000$ و $F_1 F_2 F_3 F_4 = 1110$ این واحد به ترتیب چه گیت های منطقی را پیاده سازی می کند؟



۲. $NOR(A, B)$ و $NAND(A, B)$

۱. $OR(A, B)$ و $AND(A, B)$

۴. $AND(A, B)$ و $XOR(A, B)$

۳. $OR(A, B)$ و $XOR(A, B)$

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱۵- مدار زیر را در نظر بگیرید، به ازای چه ترکیبی از ورودی های A,B,C جریان منبع تغذیه افزایش پیدا خواهد کرد؟



۴ . ABC=110

۳ . ABC=011

۲ . ABC=111

۱ . ABC=101

۱۶- در ترانزیستورهای MOSFET در صورتی که اختلاف میان ولتاژهای و برای تولید لایه وارون کافی نباشد کانال تنگیده می شود.


۴ . گیت ، بدنه

۳ . درین، سورس

۲ . گیت، درین

۱ . گیت ، سورس

۱۷- مدار زیر چه گیت منطقی را پیاده سازی می کند؟



۴ . NOR

۳ . NAND

۲ . XOR

۱ . XNOR

سری سوال: ۱ یک

زمان آزمون (دقیقه): ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۱۸- فرض کنید مسیر اولری NMOS و PMOS به صورت زیر باشند:

NMOS: ECDBA

PMOS: EDABC

تابع منطقی که این مدار پیاده سازی می کند چیست؟

$$\overline{(A.B + C.D)}.E \quad ۰۱$$

$$(\overline{A+B}).(\overline{C+D}).\overline{E} \quad ۰۲$$

$$\overline{(A.B)}.(\overline{C+D+E}) \quad ۰۳$$


$$(\overline{A+B}).(\overline{C+D+E}) \quad ۰۴$$

۱۹- در یک وارونگر CMOS $V_{dd} = 3.3V, W_p = 6.4\mu m, W_n = 1.6\mu m$ ، کدام جواب بطور تقریبی درست است؟ V_{INV} ولتاژ

آستانه ورودی وارونگر است.

$$V_{INV} < 1.65V \quad ۰۱ \quad V_{INV} = 1.65V \quad ۰۲ \quad V_{INV} > 1.65V \quad ۰۳ \quad V_{INV} = 0.8V \quad ۰۴$$

۲۰- تابع منطقی مدار CMOS زیر چیست؟



$$\overline{A.D + E + B.C} \quad ۰۱$$

$$(A+B).(\overline{D+E}) \quad ۰۲$$

$$\overline{A.(D+E)}.(\overline{B.C}) \quad ۰۳$$

$$\overline{A} + (\overline{D+E}) + (\overline{B+C}) \quad ۰۴$$

۲۱- کدام قانون طراحی توصیف کننده حداقل طول کانال ترانزیستور است؟

$$\text{پهنای پلی سیلیکون} \quad ۰۱ \quad \text{طول پلی سیلیکون} \quad ۰۲ \quad \text{طول ناحیه نفوذ} \quad ۰۳ \quad \text{طول سیم فلزی} \quad ۰۴$$

۲۲- در گیت CMOS، کاهش طول کانال MOSFET های n, p با ضریب یکسان کاهش در هر دو ترانزیستور، بر حاشیه

نویز چه تاثیری دارد؟

$$\text{حاشیه نویز افزایش پیدا می کند.} \quad ۰۱ \quad \text{حاشیه نویز کاهش پیدا می کند.} \quad ۰۲$$

$$\text{حاشیه نویز از طول کانال مستقل می باشد} \quad ۰۳ \quad \text{حاشیه نویز ثابت می ماند.} \quad ۰۴$$

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵

۲۳- مدار زیر چه منطقی را پیاده سازی می کند؟



XOR .۴

NOR .۳

NAND .۲

AND .۱

۲۴- در جریان ابزار ASIC از کدام ابزار برای تبدیل نمایش RTL به سطح گیت استفاده می شود؟

۰۴ ابزار باز بینی

۰۳ ابزار مسیر دهی

۰۲ ابزار سنتز منطقی

۰۱ ابزار شبیه سازی

۲۵- فرض کنید ما فقط دارای فناوری ساخت ترانزیستور هایی از نوع nMOS به همراه عناصر غیر فعالی (Passive)

همچون مقاومت، خازن، و... باشیم. می خواهیم با این مولفه ها وارونگر بسازیم. کدام گزینه درست است؟

الف. برای ساخت وارونگر به ترانزیستور های نوع p نیز نیاز داریم، بنابراین ساخت وارونگر امکان پذیر نمی باشد.

ب. می توان وارونگر را با قرار دادن یک ترانزیستور nMOS تخلیه ای در شبکه بالابر و اتصال گیت و سورس آن به

یکدیگر ساخت ولی عیب آن این است که هنگامی $V_{in} = high$ است، V_{out} دقیقا صفر ولت نمی شود.ج. می توان مانند گزینه (ب)، وارونگر را ساخت ولی عیب آن این است که وقتی $V_{in} = high$ است از منبع تغذیه جریان می

کشد.

۰۴ گزینه ب و ج

۰۳ گزینه ج

۰۲ گزینه ب

۰۱ گزینه الف

سوالات تشریحی

نمره ۱.۴۰

۱- مقادیر تقریبی خازن اکسید در سه حالت عملکردی ترانزیستور MOSFET را توضیح دهید.

نمره ۱.۴۰

۲- یک وارونگر CMOS را با خازن بار $C_{load} = 1pF$ در نظر بگیرید. مشخصات IV ترانزیستور

درایور nMOS به صورت زیر است:

$$V_{GSn} = 5V, V_{DSn} \geq 4V \Rightarrow I_{Dn} = I_{Dnsat} = 5mA$$

فرض کنید V_{in} یک پالس پله است که از ۰ تا ۵V سوئیچ می کند. زمان تاخیر لازم را برای آن که خروجی وارونگر

از مقدار اولیه ۵V به ۲.۵V افت پیدا کند، محاسبه کنید.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) ۱۱۵۲۰۵





نمره ۱.۴۰

۳- نقشه کارنوی تابع F در شکل زیر داده شده است. مدار CMOS را برای تابع F رسم کنید.

F	AB				
	00	01	11	10	
CD	00	1	1	1	1
	01	1	0	0	0
	11	0	0	0	0
	10	1	1	1	1

نمره ۱.۴۰

۴- نمودار میله‌ای تابع منطقی $F = \overline{(A.B)} + C$ را رسم کنید. از نمادهای زیر برای رسم نمودار استفاده کنید.

-  نفوذ
-  پلی
-  فلز
-  تماس

نمره ۱.۴۰

۵- ویژگی‌های اساسی فناوری CMOS را بیان کنید و چهار فناوری اصلی CMOS را نام ببرید.