



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۱۳

۱- کدام یک از گزینه های زیر از مزایای استفاده از مدارات برنامه پذیر می باشد؟

- ۰۱ هزینه ساخت و نگهداری کمتر
 ۰۲ سهولت تست مدار
 ۰۳ استفاده مجدد از کتابخانه ها
 ۰۴ همه موارد

۲- کدام گزینه در مورد شبیه سازها صحیح نمی باشد؟

- ۰۱ شبیه ساز برنامه ای است که یک توصیف انتزاعی از طرح را به صورت پویا به اجرا در می آورد.
 ۰۲ شبیه ساز منطقی طرح را به صورت یک سری دروازه های منطقی بهم متصل شده مدل می کند.
 ۰۳ شبیه ساز زمانی طرح را به صورت واقعی تر و با در نظر گرفتن تأخیر ها مدل می کند.
 ۰۴ یک شبیه ساز نشان می دهد که مدار سیم بندی شده یک طرح درست کار می کند یا خیر.

۳- در نگاهت از توصیف انتزاعی تر به توصیف جزئی تر و نزدیکتر به شکل نهایی است که پیاده سازی به آن فرم صورت می گیرد.

- ۰۱ ابزار سنتز ۰۲ شبیه ساز ۰۳ VHDL ۰۴ فلوچارت

۴- کدام یک از حافظه های زیر فقط یک بار قابل برنامه ریزی می باشند؟

- ۰۱ PROM ۰۲ EPROM
 ۰۳ EEPROM ۰۴ EPROM و EEPROM

۵- PAL چیست؟

- ۰۱ یک مدار سه سطحی AND و OR است.
 ۰۲ یک مدار دو سطحی است که طبقه AND آن قابل برنامه ریزی و طبقه OR آن ثابت است.
 ۰۳ یک مدار سه سطحی با NAND و AND است.
 ۰۴ یک مدار دو سطحی است که طبقه OR و AND آن قابل برنامه ریزی است.

۶- مزیت ۱۶V8S در مقایسه با ۱۶V8C چیست؟

- ۰۱ هزینه ساخت ۱۶V8S کمتر از هزینه ۱۶V8C است.
 ۰۲ ۱۶V8S مدار ترتیبی است ولی ۱۶V8C مداری ترکیبی است.
 ۰۳ ۱۶V8S قابل برنامه ریزی مجدد است ولی ۱۶V8C قابل برنامه ریزی مجدد نیست.
 ۰۴ به ازای هر دروازه OR، ۸ دروازه AND در مقابل ۷ دروازه دارد.



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۱۳

۷- در مورد یک PAL اگر دروازه فعال ساز خروجی به طور ثابت صفر برنامه ریزی شود کدام عبارت زیر صحیح است؟

۰۱. پین I/O صرفاً خروجی خواهد بود.

۰۲. پین I/O صرفاً ورودی خواهد بود.

۰۳. پین I/O بر اساس شرایط ورودی- خروجی خواهد شد.

۰۴. یک باز خورد داریم.

۸- MPGA از FPGA کارا تر است زیرا:

۰۱. سرعت MPGA از FPGA بیشتر است.

۰۲. چگالی MPGA از FPGA کمتر است.

۰۳. MPGA قابلیت برنامه ریزی مجدد را دارد.

۰۴. MPGA از انعطاف پذیری بیشتری برخوردار است.

۹- واحد های تابعی برنامه پذیر (PFU) را در کدام یک از حالت های زیر می توان برنامه ریزی کرد؟

۰۱. بصورت یک عدد ۶- LUT

۰۲. به صورت چهار عدد ۵- LUT

۰۳. به صورت سه عدد ۳- LUT

۰۴. به صورت دو عدد ۲- LUT

۱۰- در کدام یک از حالات زیر هر یک از مولد های تابع F و G به عنوان یک SRAM با خطوط آدرس مستقل و ورودی write-data مستقل مشترک استفاده می شوند؟

۰۱. دو تا SRAM با ظرفیت $16*1$ ۰۲. یک SRAM دو درگاه $16*1$ ۰۳. یک SRAM با ظرفیت $32*1$

۰۴. سنکرون یا آسنکرون

۱۱- سوئیچ های برنامه پذیر با استفاده از کدام روش زیر ساخته می شوند؟

۰۱. با استفاده از فیوز

۰۲. با استفاده از گیت های AND

۰۳. با استفاده از ROM

۰۴. با استفاده از RAM

۱۲- تعریف زیر کدام یک از انواع سوئیچ SRAM را نشان می دهد؟

"یک ترانزیستور که یک رشته سیم را به دو بخش تقسیم کرده و در صورتیکه ترانزیستور روشن شود یک سیم یک تکه خواهیم داشت"

۰۱. نقطه تقاطع

۰۲. نقطه شکست

۰۳. انتخاب کننده

۰۴. همه سویه

۱۳- کدام گزینه در مورد زبان VHDL صحیح نمی باشد؟

۰۱. زبان VHDL فاصله های اضافی و شکستن سطر به چند سطر را نادیده می گیرد.

۰۲. در زبان VHDL یک سیستم دیجیتال در بالاترین سطح شامل یک ENTITY است.

۰۳. زبان VHDL به حروف کوچک و بزرگ حساس است.

۰۴. در زبان VHDL از کلمات کلیدی به عنوان نام سیگنال می توان استفاده کرد.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۱۳

۱۴- با توجه به عبارت زیر گزینه صحیح را انتخاب کنید؟

Variable: A bit _ vector := "101001";

A sla 2 = ?

۱۰۰۱۱۰ .۴

۱۰۰۱۱۱ .۳

۱۰۰۱۰۰ .۲

۰۱۱۰۱۰ .۱

۱۵- کدام یک از گزینه های زیر جزو عملگرهای جمع می باشد؟

.&(الحاق) .۴

.abs .۳

.rol .۲

.ror .۱

۱۶- حاصل 4 rem 11 و (-4) mod 7 کدام است؟

.۴ ۳- و ۱

.۳ ۳ و ۱

.۲ ۳- و -۱

.۱ ۳ و -۱

۱۷- این نوع تأخیر برای مدل کردن تأخیر خطوط سیمی در بردها و تأخیر مسیر سیگنالها در داخل IC استفاده می شود؟

.۴ تأخیر انتشار

.۳ تأخیر لختی

.۲ تأخیر انتقال

.۱ تأخیر دلتا

۱۸- با استفاده از کدام یک از دستورات زیر مدارات پارامتری ایجاد می شوند؟

.۴ generic

.۳ entity

.۲ choice

.۱ architecture

۱۹- این ویرایشگر ابزاری را برای وارد کردن بردارهای تست و مشاهده نتایج شبیه سازی را فراهم می کند؟

.۴ ویرایشگر شکل موج

.۳ ویرایشگر پایه

.۲ ویرایشگر سمبل

.۱ ویرایشگر گرافیکی



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۱۳

۲۰- برنامه زیر کدام عبارت را توصیف می کند؟

LIBRARY ieee ;

USE ieee.std_logic_1164.all ;

ENTITY Test IS

PORT (w : IN STD_LOGIC_VECTOR(1 DOWNTO 0) ;

y : OUT STD_LOGIC_VECTOR(0 TO 3)) ;

END Test;

ARCHITECTURE Behavior OF Test IS

BEGIN

WITH W SELECT

y <= "1000" WHEN "00",

"0100" WHEN "01",

"0010" WHEN "10",

"0001" WHEN "11",

"0000" WHEN OTHERS ;

۱. یک دیکدر ۲ به ۴

۲. یک مالتی پلکسر ۴ به ۱

۳. یک شمارنده ۴ بیتی پایین شمار

۴. یک شمارنده ۴ بیتی بالا شمار

۲۱- در entity از کدام کلمه رزرو شده برای مشخص کردن ارتباط بین entity و دنیای خارج استفاده می شود؟

۱. real

۲. case

۳. port

۴. on



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

درس: طراحی خودکارمدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۱۳

۲۲- در بین عملگرهای منطقی عملگر دارای بالاترین اولویت بوده و سایر عملگرها نسبت به هم دارای اولویت هستند.

۱. NOT - یکسان ۲. XOR - یکسان ۳. NOT - متفاوت ۴. XOR - متفاوت

۲۳- از نظر منطقی، کدام گزینه توصیف صحیحی از یک تمام جمع کننده است؟

۱. $sum(A \oplus B) \oplus C$ ۲. $sum(A \oplus B) \oplus C$

۱. $Carry AB \oplus C(A \oplus B)$ ۲. $carry AB + C(A \oplus B)$

۳. $sum(A + B) + C$ ۴. $sum(A \oplus B) + C$

۱. $Carry A + B \oplus C(A \oplus B)$ ۲. $Carry A + B \oplus C(A \oplus B)$

۲۴- جدول حالت زیر کدام ماشین را نشان می دهد.

خروجی		حالت بعدی		حالت فعلی
X=0	X=1	X=0	X=1	
0	1	S0	S2	S ₀
0	0	S0	S2	S ₁
1	0	S2	S3	S ₂
0	1	S3	S1	S ₃

۱. ماشین میلی ۲. ماشین مور

۳. ماشین مور با ورودی ریست ۴. هیچکدام

۲۵- اگر پروژه ای آنقدر بزرگ باشد که در یک تراشه جا نشود با استفاده از کدام بخش کامپایلر؛ برای قرار گرفتن طرح در چند بخش استفاده می شود؟

۱. partitioner ۲. fitter ۳. assembler ۴. خود کامپایلر

سوالات تشریحی

۱.۷۵ نمره

۱- الگوی برنامه ریزی PLA را برای ایجاد توابع صفر و یک با رسم شکل توضیح دهید؟



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: طراحی خودکار مدارهای دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۱۳

۱.۱۷ نمره

۲- تکنولوژیهای فیوز و آنتی فیوز را با یکدیگر مقایسه کنید؟

۱.۱۷ نمره

۳- مدار تمام جمع کننده را با استفاده از دو نیم جمع کننده رسم کنید؟

۱.۷۵ نمره

۴- یک دروازه معکوس کننده را به زبان VHDL توصیف کنید؟

۱.۱۶ نمره

۵- برای جلوگیری از خطاهای گرامری در VHDL چه راهکارهایی وجود دارد؟