

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: VLSI طراحی سیستمهای

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

استفاده از ماشین حساب مهندسی مجاز است

۱- کدام جمله درست است؟

۲. بارآوری با افزایش اندازه die افزایش پیدا میکند

۱. بارآوری با افزایش اندازه die تقریباً ثابت میماند

۴. بارآوری از اندازه die مستقل است

۳. بارآوری با افزایش اندازه die کاهش پیدا میکند

 $\mu_n = 2.5 \mu_p$  ۲  
 با توجه به اینکه عرض نسبی دو کانال MOSFET n و p باید چه رابطه‌ای نسبت به هم داشته باشند  
 تا پارامتر رسانایی انتقال آنها یکسان باشد؟

$w_p = w_n \cdot .^4$

$w_p = 0.25 w_n \cdot .^3$


$w_n = 4 w_p \cdot .^2$

$0.4 w_p = w_n \cdot .^1$

۳  
 اگر بدانیم خروجی وارونگر زیر اندکی کمتر از  $\frac{V_{DD}}{2}$  است،  $V_{in}$  چقدر خواهد بود؟

$V_{DD} = 3.3, k_n = 100 \frac{\mu A}{V^2}, k_p = 40 \frac{\mu A}{V^2}$

$V_{TH,n} = |V_{TH,p}| = 0.7V, \lambda_n = \lambda_p$



۰.۷ V . .۴

2.5 V . .۳

1.43 V . .۲


1.65 V . .۱

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۰۵

۴- منطق گیتهای انتقالی زیر چیست؟



AND / NOR .۴

AND / OR .۳

XOR / XNOR .۲

NAND / AND .۱

- فرض کنید قوانین طراحی به صورت زیر باشند:

= فاصله تماس تا لبه ناحیه فعال:  $0.3\mu$ - اندازه تماس:  $0.4\mu \times 0.4\mu$ - حداقل پنهای ناحیه فعال:  $0.7\mu$ - ناحیه تماس تا لبه پلی:  $0.4\mu$ برای ترانزیستور به پهنهای  $2\mu$ ، که درین آن با فلز تماس پیدا کرده، مینیمم مساحت درین چقدر است؟ $1.05\mu^2$  .۴ $2.2\mu^2$  .۳ $1.21\mu^2$  .۲ $4\mu^2$  .۱- برای یک ترانزیستور NMOS تخلیه ای که با  $V_{DS} = 0.1v$  در ناحیه تریودی کار می‌کند جریان درین به ازاءاست. ولتاژ آستانه این ترانزیستور  $V_{GS} = +1v$  و  $V_{GS} = -1v$  چقدر است؟ $-0.95v$  .۴ $-2.05v$  .۳ $0.8v$  .۲ $+3.4v$  .۱

- در یک گیت NOR CMOS پنج ورودی در صورتی که بخواهیم زمانهای بالارونده و پایین رونده با هم مساوی باشند. اندازه

ترانزیستورها چیست؟ کوچکترین اندازه ترانزیستور را برابر با  $2\lambda$  و  $\mu_n = 2\mu_p$  فرض کنید.

$$W_{pMOS} = W_{nMOS} = 10\lambda \quad .۲$$

$$W_{pMOS} = 4\lambda \quad \text{و} \quad W_{nMOS} = 10\lambda \quad .۱$$

$$W_{pMOS} = 20\lambda \quad \text{و} \quad W_{nMOS} = 2\lambda \quad .۴$$

$$W_{pMOS} = 10\lambda \quad \text{و} \quad W_{nMOS} = 2\lambda \quad .۳$$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

- یک ویفر هشت اینچی به مساحت die برابر با  $91\text{ mm}^2$  و شامل  $\frac{3}{3}$  میلیون ترانزیستور و چگالی نقص در واحد سانتیمتر مربع برابر با ۱ است. درصد بارآوری این ویفر را حساب کنید. ( $\alpha = 2$ )

٪ ۲۹ . ۴

۹۱٪ . ۳

۴۷٪ . ۲

٪ ۸۳ . ۱

- ۹ کدام درست است؟

۱. یک تماس می‌تواند برای اتصال نفوذ n و نفوذ p به کار رود.

۲. یک Via می‌تواند برای اتصال پلی و فلز ۲ بکار رود.

۳. یک تماس می‌تواند برای اتصال نفوذ و فلز ۱ استفاده شود.

۴. ترانزیستورهای nMOS باید در یک زیرلایه p- یا چاه p قرار گیرند که آن نیز به  $V_{DD}$  اتصال پیدا می‌کند.

- ۱۰ معمولاً لازم است فوائل بین نماها در فاصله می‌نیممی قرار گیرند تا از مشکل ..... پیشگیری شود.

- |                |              |               |                    |
|----------------|--------------|---------------|--------------------|
| ۱. اتصال کوتاه | ۲. اتصال باز | ۳. اتلاف توان | ۴. تأخیر زمان‌بندی |
|----------------|--------------|---------------|--------------------|

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دروس: طراحی سیستمهای VLSI

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۱۱- تابع منطقی مدار زیر کدام است؟



$$D \cdot E \cdot A + B \cdot C$$

$$A \cdot B \cdot C \cdot D \cdot E$$

$$\frac{(D+E+A) \cdot (B+C)}{(D+E+A) \cdot (B+C)}$$

$$A + B + C + D + E$$

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی سیستمهای VLSI

رشته تحصیلی/گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۵۲۰۵

۱۲- برای پیاده سازی نقشه کارنوی زیر، حداقل به چند ترانزیستور در شبکه پایین بر نیاز داریم؟



۵. ۴

۱۶. ۳

۸. ۲

۹. ۱

۱۳- در گیت CMOS، کاهش طول کانال MOSFET‌های p و n با ضریب یکسان کاهش در هر دو ترانزیستور، بر حاشیه نویز چه تأثیری دارد؟

۱. حاشیه نویز افزایش پیدا میکند.

۴. حاشیه نویز ثابت باقی میماند.

۱. حاشیه نویز افزایش پیدا میکند.

۳. حاشیه نویز از طول کانال مستقل میباشد

۱۴- در یک وارونگر CMOS درست است؟  $V_{INV}$  ولتاژ آستانه ورودی وارونگر است.


$$V_{INV} = 0.8V$$

$$V_{INV} > 1.65V$$

$$V_{INV} = 1.65V$$

$$V_{INV} < 1.65V$$

۱۵- در شکل زیر ولتاژ خروجی برابر چیست؟



$$V_{OD} - 4V_t$$

$$V_{OD} - 2V_t$$

$$V_{OD} - 3V_t$$

$$V_{OD} - V_t$$


سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۱۶- در شکل روبرو  $I_{DS}$  گذرنده از ترانزیستور در حالت پایدار چیست؟

mA .۰ .۷ .۲

۱. + (صفرا)

۴. به ولتاژ A بستگی دارد

۱.۲۶mA .۳

۱۷- ولتاژ آستانه وارونگر جایی است که در منحنی VTC آن  $V_{in} = V_{out}$  می‌باشد فرض کنید وارونگری دارای ولتاژ آستانه

۱.۶V باشد چنانچه پهنهای کanal p بالابر این وارونگر را دو برابر سازیم آستانه سوئیچنگ جدید چه خواهد شد؟


1.6V .۲

۱. کوچکتر از 1.6V

۴. با این داده‌ها نمیتوان حساب کرد

۳. بزرگتر از 1.6V

۱۸- مدار زیر، چه منطقی را پیاده‌سازی می‌کند؟



OR .۴

NOR .۳

NAND .۲

XOR .۱

۱۹- کدام قانون طراحی توصیف کننده حداقل طول کanal ترانزیستور است؟

۴. طول سیم فلزی

۳. طول ناحیه نفوذ

۲. طول پلی سیلیکون

۱. پهنهای پلی سیلیکون

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


دوس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۵۲۰۵

## ۲۰- کدام درست است؟

۱. ترانزیستور با پهنهای بیشتر قابلیت جریاندهی کمتری دارد.
۲. ترانزیستور پهنتر در گیت خوبیش ظرفیت خازن کمتر دارد.
۳. ترانزیستور پهنتر مقاومت بیشتری را در مدل ترانزیستوری از خوبیش نشان می‌دهد.
۴. منظور از ترانزیستور ضعیف یعنی آن که مینیمم اندازه ممکن برای آن در نظر گرفته شده است.

## ۲۱-تابع خروجی زیر چیست؟



$$out = A \cdot B + A \cdot C + B \cdot C \quad .1$$

$$out = A \cdot B \cdot C + \bar{B} \cdot \bar{C} + \bar{A} \cdot \bar{C} \quad .2$$

$$out = A \cdot B \cdot C + \bar{A} \cdot \bar{B} \cdot C + \bar{A} \cdot \bar{C} \quad .3$$

$$out = A \oplus B \oplus C \quad .4$$

۲۲- اگر بخواهیم تأخیر انتشار وارونگر به ازای بار  $60 ps$  از  $0.05 pF$  تجاوز نکند،  $w_p$  و  $w_n$  چقدر باید باشند؟

$$w_n = 3.95 \mu m \quad , \quad w_p = 9.87 \mu m \quad .1$$

$$w_n = 3.95 \mu m \quad , \quad w_p = 11.8 \mu m \quad .2$$

$$w_n = 3.22 \mu m \quad , \quad w_p = 11.8 \mu m \quad .3$$

$$w_n = 3 \mu m \quad , \quad w_p = 11 \mu m \quad .4$$

۲۳- یک گیت انتقالی CMOS با  $|V_{TH}| = 1V$  و سیگنالهای کنترلی  $V_{TH} \pm 5V$  کار می‌کند،

سیگنال ورودی در محدوده صفر تا پنج ولت تغییر میکند مقاومت سوئیچ به ازاء مقادیر حدی چقدر است؟

$$3.33 k\Omega \quad .1$$

$$25 k\Omega \quad .2$$

$$1.25 k\Omega \quad .3$$

$$333 k\Omega \quad .4$$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی سیستمهای VLSI

رشته تحصیلی/گد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

**۴- کدام گزینه در مورد گیت وارونگر BiCMOS صحیح نمی باشد؟**

۱. قابلیت جریاندهی ترانزیستورهای دو قطبی خروجی بالا می باشد.
۲. توان ایستای مصرفی آن ناچیز می باشد.
۳. امپدانس ورودی پایین می باشد.
۴. فرایند ساخت آن بسیار پیچیده می باشد.

**۵- کدام گزینه در مورد ترانزیستورهای nMOS و pMOS صحیح می باشد؟**


۱. ترانزیستور nMOS صفر را به خوبی عبور نمی دهد اما یک را به خوبی عبور میدهد.
۲. ترانزیستور pMOS صفر را به خوبی عبور میدهد اما یک را به خوبی عبور نمیدهد.
۳. ترانزیستور nMOS صفر را به خوبی عبور میدهد اما یک را به خوبی عبور نمیدهد.
۴. هر دو مانند هم هستند و هیچ تفاوتی با هم ندارند.

**سوالات تشریحی****۱.۴ نمره**

- تابع منطقی  $F = \overline{A \cdot B + C}$  را در منطق CMOS پیاده سازی کنید و عملکرد هر ترانزیستور را در این ساختار مشخص نمایید.

**۱.۴ نمره**

- مدار شکل زیر را در نظر بگیرید، فرض کنید ورودی IN دارای تغییرات ولتاژ صفر تا ۵/۲ (دوونیم) ولت باشد.



الف) چنانچه  $V_{IN} = 0V$  ولتاژ باشد خروجی چیست؟ در حالت پایدار، ناحیه عملیاتی ترانزیستور M2

برای چنین ورودی چیست؟

ب) ولتاژ خروجی را برای  $V_{out} = 2.5V$  محاسبه کنید. برای این ورودی، در

حالت پایدار ناحیه عملیاتی M2 چیست؟  $V_{TH,n_2} = -0.7V$  و  $V_{TH,n_1} = 0.4V$

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

دوس: طراحی سیستمهای VLSI

رشته تحصیلی/ گد درس: مهندسی کامپیووتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۵

نمره ۱.۴

۳- برای یک ترانزیستور pMOS افزایشی داریم:

$$V_{TH} = -1.5V, \mu_P C_{OX} \frac{W}{L} = 80 \mu \frac{A}{V^2}, \lambda = 0.02 V^{-1}$$

گیت به زمین و سورس به  $+5V$  متصل شده است جریان درین را به ازاء مقادیر زیر بیابید.

$$V_D = 0V \quad \text{(ب)} \quad V_D = +4V \quad \text{(الف)}$$

نمره ۱.۴

۴- ویژگی‌های اساسی فناوری CMOS را نام برد و چهار فناوری اصلی CMOS را نام ببرید.

نمره ۱.۴

۵- وارونگری با مشخصات زیر در نظر بگیرید: (وارونگر با بار مقاومتی)

$$V_{DD} = 5V, K'_n = 30 \mu \frac{A}{V^2}, V_{TH,n} = 1V$$

نسبت  $\frac{w}{L}$  ترانزیستور درایور و مقدار مقاومت بار RL را طوری تعیین کنید که  $V_{OL} = 0.2V$  باشد.