



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: یک ۱

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

استفاده از ماشین حساب ساده، ماشین حساب مهندسی مجاز است

۱- کدام گزینه می تواند دیود شاتکی باشد؟

۱. نیمه هادی N و فلز
۲. پیوند PN
۳. پیوند PNP
۴. یک نیمه هادی خالص


۲- کدام گزینه عبارت زیر را به طور صحیح کامل می کند؟

در خانواده ترکیبی از دو نوع ترانزیستور MOS و دو قطبی وجود دارد.

۱. TTL
۲. NMOS
۳. ECL
۴. BiCOS

۳- کدام گزینه عبارت زیر را به طور صحیح کامل می کند؟

ز مدار واسط شکل زیر به منظور اتصال گیت به استفاده می شود.



۱. ECL - STTL
۲. STTL - ECL
۳. CMOS - STTL
۴. TTL - ECL

۴- کدام گزینه عبارت زیر را به طور صحیح کامل می کند؟

طبقه خروجی توتم پل از یک ترانزیستور تشکیل شده است. تا خازن بار را سریعاً تخلیه کند و نیز یک دارد که می تواند سریعاً خازن بار را شارژ کند.

۱. امیتر مشترک - دنبالگر امیتر
۲. کلکتور مشترک - دنبالگر امیتر
۳. بیس مشترک - امیتر مشترک
۴. امیتر مشترک - بیس مشترک

تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵


۵- مدار شکل روبرو معرف چه گیتی می باشد و اگر ورودی A و B هر دو $high$ باشند خروجی چیست؟



۱. $high, AND$ ۲. $Low, NAND$ ۳. $high, OR$ ۴. Low, NOR

۶- در مدار زیر که یک گیت $NAND$ با منطق RTL است حداکثر تعداد ورودیهای مجاز گیت را تعیین کنید:

$$V_{BE} (FA) = 0.7v \quad , \quad V_{CE} (SAT) = 1.7v$$



۲. نمی تواند بیشتر از ۵ ورودی باشد.

۱. می تواند بیشتر از ۵ ورودی باشد.

۴. نمی تواند بیشتر از ۴ ورودی باشد.

۳. می تواند بیشتر از ۴ ورودی باشد.



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

۷- گیتی با مشخصات زیر موجود است حداکثر ظرفیت خروجی چقدر است؟

$$I_{OUT} (High) = 71.4mA, I_{IN} (High) = 98.9\mu A$$

۶۳ .۱

۷۲۱ .۲

۲۵ .۳

۱۲۷ .۴

۸- با اتصال خروجی گیت ها، کدام گزینه می توان تابع OR مرکب بدست آورد؟

TTL .۴

ECL .۳

PMOS .۲

NMOS .۱

۹- کدام گزینه در مورد حاشیه های امنیت نوین صحیح است؟


$$NM_L = V_{OL} - V_{IL} \quad .۲$$

$$NM_H = V_{OH} - V_{OL} \quad .۱$$

$$NM_L = V_{OL} + V_{IL} \quad .۴$$

$$NM_H = V_{OH} + V_{OL} \quad .۳$$

۱۰- مدار زیر چه گیتی را نشان می دهد؟



OR .۴

NAND .۳

NOT .۲

AND .۱

۱۱- کدام گزینه صحیح نمی باشد؟

۱. زمان نزول مدت زمان لازم برای رسیدن ورودی از ۹۰% به ۱۰%. مقدار نهایی خود می باشد.

۲. زمان صعود مدت زمان لازم برای رسیدن خروجی از ۱۰% به ۹۰%. مقدار نهایی خود می باشد.

۳. t_{THL} مدت زمان لازم برای رسیدن خروجی از ۹۰% به ۱۰% مقدار نهایی خود می باشد.

۴. زمان نزول وابسته به عناصر مدار است.



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک


درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

۱۲- کدام گزینه در مقایسه ترانزیستورهای $PMOS$ و $NMOS$ صحیح نمی باشد؟

۱. هر دو کاملاً متقارن می باشند.
۲. ترانزیستورهای $PMOS$ از $NMOS$ سریعتر عمل می کنند.
۳. جریان گیت در آنها تقریباً صفر می باشد.
۴. ولتاژ گیت برای ایجاد کانال در $NMOS$ مثبت و در $PMOS$ منفی می باشد.

۱۳- در مدار زیر ولتاژ درین $0.1V$ است. جریان درین و مقاومت بی درین و سورس در نقطه کار به ترتیب چقدر است؟



$$K_n = 0.5 \frac{mA}{V^2}, V_t = 1V$$

$$505\Omega, 0.198$$

$$235\Omega, 0.395mA$$

$$235\Omega, 0.198$$

$$505\Omega, 0.395$$

۱۴- در ساختمان ترانزیستور دو قطبی به ترتیب عرض کدام لایه را کوچکتر و غلظت کدام لایه را بالا می گیرند؟

۱. بیس - بیس
۲. امیتر - بیس
۳. بیس - امیتر
۴. کلکتور - امیتر

۱۵- کدام گزینه در مورد اثر دما بر کارکرد ترانزیستورهای $MOSFET$ صحیح نمی باشد؟

۱. V_f و K هر دو به دما حساس می باشند.
۲. افزایش دما باعث کاهش V_f می شود.
۳. افزایش دما باعث کاهش K می شود.
۴. اثر کلی افزایش دما افزایش جریان درین می باشد.



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵


۱۶- برای گیت NAND که با منطق RTL پیاده سازی شده است $V_{CE}(sat) = 0.17V, V_{BE} = 0.7$ باشد آنگاه حداکثر تعداد ورودی مجاز گیت را تعیین کنید؟

۱. ۱ ۲. ۲ ۳. ۳ ۴. ۴

۱۷- کدام گزینه در مورد وجوه کاری ترانزیستور دو قطبی (BJT) صحیح نمی باشد؟

۱. در حالت اشباع دیود بیس آمیتر در بایاس مستقیم و دیود بیس کلکتور بایاس مستقیم می باشد.
۲. در حالت قطع دیود بیس آمیتر در بایاس معکوس و دیود بیس کلکتور بایاس معکوس می باشد.
۳. در حالت فعال دیود بیس آمیتر در بایاس معکوس و دیود بیس کلکتور بایاس مستقیم می باشد.
۴. در حالت فعال معکوس دیود بیس آمیتر در بایاس معکوس و دیود بیس کلکتور در بایاس مستقیم می باشد.

۱۸- در مدار معکوس کننده شکل روبرو مقدار V_{OH} و V_{OL} به ترتیب به کدام گزینه نزدیکتر است؟



۱. 0,5,5 ۲. 0,5,5,5 ۳. 0,5,5 ۴. 0,5



تعداد سوالات: تستی: ۲۵ تشریحی: ۵


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱: یک


درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

۱۹- کدام یک از مدارات زیر گیت AND دیودی می باشد؟




۲.



۱.

۴. هیچکدام



۳.

۲۰- سریعترین خانواده منطقی کدام است؟

۴. NMOS

۳. گالیم آرسناید

۲. ECL

۱. TTL

۲۱- مدار واسط برای اتصال خروجی STTL به ورودی CMOS کدام است؟

۲. تراشه MC10125

۱. مقاومت پایین بر

۴. تراشه MC10124

۳. مقاومت بالا بر



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

۲۲- کدام گزینه عبارت زیر را به طور صحیح کامل می کند؟

یجاد کانال به عهده و کنترل عبور جریان به عهده است.

۱. سورس - سورس ۲. سورس - درین ۳. درین - گیت ۴. گیت - گیت

۲۳- در مدارهای گیت AND با سطح انتقال یافته و گیت OR با سطح انتقال یافته وظیفه دیود انتقال دهنده سطح چیست؟

۱. V_{OL} در گیت AND و V_{OH} در گیت OR را مقدارهای ایده آل خود نزدیک کند.
 ۲. V_{OH} در گیت AND و V_{OL} در گیت OR را مقدارهای ایده آل خود نزدیک کند.
 ۳. V_{OH} در گیت AND و V_{OH} در گیت OR را مقدارهای ایده آل خود نزدیک کند.
 ۴. V_{OL} در گیت AND و V_{OL} در گیت OR را مقدارهای ایده آل خود نزدیک کند.

۲۴- کدام گزینه در مورد ترانزیستور NMOS صحیح می باشد؟

۱. در ناحیه خطی $V_{DS} \geq V_{GS} - V_t$
 ۲. در ناحیه اشباع $V_{DS} \geq V_{GS} - V_t$
 ۳. برای وصل بودن ترانزیستور $V_{GS} < V_t$
 ۴. هیچکدام

۲۵- ظرفیت خروجی یک گیت با مشخصات روبرو چیست؟

$$\begin{cases} I_{out}(Low) = 27.15mA \\ I_{out}(High) = 35.7mA \\ I_{out}(Low) = 1.215mA \\ I_{out}(High) = 49.45mA \end{cases}$$

۵۶ .۴

۳۳۴ .۳

۲۲ .۲

۷۲۱ .۱

سوالات تشریحی

نمره ۱.۵۶

۱- مدار تابع $z=ab+cd$ را با استفاده از منطق دیود مقاومت پیاده سازی کنید.

نمره ۱.۵۶

۲- با استفاده از منطق RTL گیت NAND پیاده سازی کنید؟

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰


سری سوال: یک ۱

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵


نمره ۱.۵۶

۳- مدار زیر گیت NOR, OR منطق ECL است با توجه به نحوه عملکرد زوج های تفاضلی در مورد چگونگی بوجود آمدن گیت OR توضیح دهید؟



نمره ۱.۵۶

۴- در مورد دو دلیل گندی پاسخ DTL توضیح دهید؟



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

درس: مبانی الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی فناوری اطلاعات، مهندسی فناوری اطلاعات (چندبخشی) ۱۵۱۱۰۰۵

۵۹۹۹۹۹۹۹۹۹۹۹۹۹

۵- ساختار و عملکرد NMOS افزایشی را توضیح دهید؟

