

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۰۵

استفاده از ماشین حساب مهندسی مجاز است

۱- فرض کنید در فرایند طراحی یک تراشه به ۸ سطح ماسک نیاز داشته باشیم و همچنین فرض کنید که هر مرحله از این فرایند با بارآوری ۹۸٪ ساخته می شود کدام گزینه درست است؟


۱. بارآوری تراشه ی ساخته شده ۸۱٪ است.

۲. بارآوری تراشه ی ساخته شده بزرگتر یا مساوی ۸۱٪ است.

۳. بارآوری تراشه ی ساخته شده ۹۸٪ است.

۴. بارآوری تراشه ی ساخته شده بزرگتر یا مساوی ۸۵٪ است.


۲- در شکل زیر تمامی ترانزیستورها nMOS مشابه و دارای ولتاژ آستانه  $V_t$  هستند. ولتاژ در نقطه ۱ ( $V_1$ ) چیست؟

۴.  $V_{DD} - 3V_t$ ۳.  $V_{DD} - 2V_t$ ۲.  $V_{DD} - V_t$ ۱.  $V_{DD}$ 

۳- در یک گیت NAND پنج ورودی CMOS در صورتی که بخواهیم زمان های بالا رونده و پایین رونده با هم مساوی باشند اندازه های ترانزیستورها چیست؟ کوچکترین اندازه ترانزیستورها را برابر  $2\lambda$  و  $\mu_n = 2\mu_p$  فرض کنید.

۲.  $W_{PMOS} = 10\lambda$  و  $W_{nMOS} = 2.5\lambda$ ۱.  $W_{PMOS} = 10\lambda$  و  $W_{nMOS} = 4\lambda$ ۴.  $W_{PMOS} = 2\lambda$  و  $W_{nMOS} = 5\lambda$ ۳.  $W_{PMOS} = W_{nMOS} = 10\lambda$ 

۴- مدار زیر چه منطقی را پیاده سازی می کند؟



۴. AND

۳. NAND

۲. XNOR

۱. XOR



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

۵- MOSFET کانال n با  $k_n = 50 \mu A/V^2$  و  $V_{TH} = 0.8V$  و  $W/L = 20$  به عنوان سوئیچ با  $V_{DS}$  کوچک بکار می رود. ولتاژ کنترلی  $V_{GS}$  بین ۵ تا ۰ ولت است. به ازای  $V_{GS} = 5V$  و  $I_D \approx 1 mA$  و  $V_{DS}$  چقدر است؟

۱. ۲,۴ ولت      ۲. ۰,۲۴ ولت      ۳. ۸,۱ ولت      ۴. ۰,۸۱ ولت

۶- در کدام یک از حالات کاری ترانزیستور، خازن های همپوشان گیت به سورس و گیت به درین هر دو صفر می باشند؟

۱. خطی      ۲. قطع      ۳. اشباع      ۴. خطی - اشباع

۷- در یک وارونگر CMOS  $W_{nMOS} = 1.6 \mu m$  و  $W_{pMOS} = 4 \mu m$  و  $V_{DD} = 3.3V$  می باشد. کدام جواب به طور تقریبی درست است؟ ولتاژ آستانه ورودی وارونگر است.

۱.  $V_{INV} < 1.65V$       ۲.  $V_{INV} = 1.65V$       ۳.  $V_{INV} > 1.65V$       ۴.  $V_{INV} = 0.8V$

۸- فرض کنید F تابع منطقی شبکه بالا بر و G تابع بولین شبکه پایین بر و A و B و C و D ورودی های گیت CMOS باشند. کدام گزینه درست است؟

۱.  $G(A, B, C, D) = F(A, B, C, D)$       ۲.  $G(\overline{A}, \overline{B}, \overline{C}, \overline{D}) = F(A, B, C, D)$

۳.  $G(\overline{A}, \overline{B}, \overline{C}, \overline{D}) = F(\overline{A}, \overline{B}, \overline{C}, \overline{D})$       ۴.  $G(\overline{A}, \overline{B}, \overline{C}, \overline{D}) = F(A, B, C, D)$

۹- فرض کنید مسیره های اولری nMOS و pMOS به صورت زیر باشند:

nMOS: ECDBA      pMOS: EDABC

تابع منطقی که این مدار پیاده سازی می کند چیست؟

۱.  $(A.B + C.D).E$       ۲.  $(\overline{A} + \overline{B}).(\overline{C} + \overline{D} + \overline{E})$

۳.  $(\overline{A} + \overline{B}).(\overline{C} + \overline{D}).E$       ۴.  $(\overline{A} + \overline{B}).(\overline{C} + \overline{D}).E$

۱۰- می خواهیم یک MOSFET افزایشی با  $V_{TH} = 1V$  و  $k_n W/L = 0.1 mA/V^2$  و  $I_D = 0.2 mA$  در ناحیه اشباع بسازیم.  $V_{GS}$  لازم و  $V_{DS}$  برای این کار چیست؟

۱.  $V_{DS} = 1.26V$       ۲.  $V_{DS} = 0.63V$       ۳.  $V_{DS} = 2V$       ۴.  $V_{DS} = V_{GS} = 1.63V$

$V_{GS} = 2.26V$        $V_{GS} = 1.63V$        $V_{GS} = 3V$



سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

۱۱- برای وارونگری با مشخصات

ماکزیمم جریانی که طی

$$L_n = L_p = 1.2\mu m, W_n = 1.8\mu m, W_p = 5.4\mu m, k'_n = 81\mu A/V^2, \\ k'_p = 27\mu A/V^2, V_{TH,n} = |V_{TH,p}| = 0.75V, V_{DD} = 5V$$

تغییر حالت از منبع تغذیه ۵ ولت کشیده می شود چقدر است؟

۱.  $650\mu A$       ۲.  $500\mu A$       ۳.  $186\mu A$       ۴.  $1mA$

۱۲- برای وارونگری با مشخصات

ماکزیمم جریانی که طی


$$L_n = L_p = 1.2\mu m, W_n = 1.8\mu m, W_p = 5.4\mu m, k'_n = 81\mu A/V^2, \\ k'_p = 27\mu A/V^2, V_{TH,n} = |V_{TH,p}| = 0.75V, V_{DD} = 5V$$

تغییر حالت از منبع تغذیه ۵ ولت کشیده می شود چقدر است؟

برای وارونگر مساله فوق  $\tau_{PHL}$  به ازای بار خازنی  $0.05 pF$  چقدر است؟

۱.  $0.351ns$       ۲.  $0.121ns$       ۳.  $0.141ns$       ۴.  $0.118ns$

۱۳- تابع خروجی (OUT) زیر چیست؟



۱.  $A.B.C.D$       ۲.  $A+B+C+D$       ۳.  $(A+B).(C+D)$       ۴.  $A.(B+C)+D$

۱۴- کدام درست است؟

- الف. NFET های متصل شده به شکل سری تابع NAND را پیاده سازی می کنند.  
ب. PFET های متصل شده به شکل سری تابع NAND را پیاده سازی می کنند.  
ج. PFET های متصل شده به شکل موازی تابع NOR را پیاده سازی می کنند.

۱. گزینه الف      ۲. گزینه ب      ۳. گزینه ج      ۴. گزینه الف و ب و ج



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک


عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

۱۵- فرض کنید ما فقط دارای فناوری ساخت ترانزیستورهایی از نوع nMOS به همراه عناصر غیرفعال (Passive) همچون مقاومت و خازن و.... باشیم. می خواهیم با این مولفه ها وارونگر بسازیم. کدام گزینه درست است؟

۱. برای ساخت وارونگر به ترانزیستورهای نوع P نیز نیاز داریم، بنا بر این ساخت وارونگر امکان پذیر نمی باشد.
۲. می توان وارونگر را با قرار دادن یک ترانزیستور nMOS تخلیه ای در شبکه بالابر و اتصال گیت و سورس آن به یکدیگر ساخت ولی عیب آن اینست که هنگامی که  $V_{in} = high$  است،  $V_{out}$  دقیقاً صفر ولت نمی شود.
۳. می توان مانند گزینه ب، وارونگر را ساخت، ولی عیب آن اینست که وقتی  $V_{in} = low$  است، از منبع تغذیه جریان می کشد.
۴. برای ساخت وارونگر به ترانزیستورهای نوع P نیز نیاز داریم، بنا بر این ساخت وارونگر امکان پذیر می باشد.

۱۶- تابع پیاده سازی شده با ترانزیستورهای عبور مدار زیر چیست؟



۱.  $A.B + \bar{A}.C + A.\bar{B}.C$     ۲.  $A \oplus B \oplus C$     ۳.  $(A \oplus B).C$     ۴.  $A.B.C + A.C.B$

۱۷- کدام قانون طراحی توصیف کننده حداقل طول کانال ترانزیستور است؟

۱. پهنای پلی سیلیکون    ۲. طول پلی سیلیکون    ۳. طول ناحیه نفوذ    ۴. طول سیم فلزی

۱۸- برای یک ترانزیستور nMOS تخلیه ای،  $\lambda = 0.02/V$ ،  $K_n W/L = 200 \mu A/V^2$ ،  $V_{TH} = -2V$  می باشد. به ازای  $V_{GS} = 0V$ ،  $V_{DS} = 1V$  MOSFET در چه ناحیه ای عمل می کند و جریان درین چقدر است؟

۱. اشباع و  $306 \mu A$     ۲. اشباع و  $416 \mu A$     ۳. تریودی و  $306 \mu A$     ۴. تریودی و  $416 \mu A$

۱۹- فرض کنید برای یک گیت AOI با ظرفیت بار  $R_{on} = 10k\Omega, 10fF$  باشد. اگر  $t_{rise} = 0.5ns$  فرض شود،  $\tau_{PHL}$  واقعی چقدر است؟

۱.  $0.069ns$     ۲.  $0.259ns$     ۳.  $0.38ns$     ۴.  $0.345ns$




سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

۲۰- در شکل زیر سورس و درین ترانزیستور  $e$  کدام است؟

۱. نقطه ۱ سورس و نقطه ۲ درین است.
۲. نقطه ۲ سورس و نقطه ۱ درین است.
۳. قابل تشخیص نیست چون سورس و درین به وسیله ولتاژهای آنها قابل تشخیص می باشند.
۴. هر کدام از ۱ یا ۲ را می توان سورس یا درین نامید چون MOSFET متقارن می باشد.

۲۱- کدام گزینه در مورد نمودار میله ای صحیح می باشد؟

۱. نمودار میله ای تمام مولفه ها را در خود دارد.
۲. نمودار میله ای اندازه ها و مکان دقیق ترانزیستورها، طول و پهنای سیم ها، مرز دقیق چاه ها را نشان نمیدهد.
۳. نمودار میله ای برای نمایش محل نسبی و تقریبی لایه ها نسبت به یکدیگر مناسب نمی باشد.
۴. نمودار میله ای تمام مولفه ها را در خود نگه نمی دارد.

۲۲- فرض کنید وارونگری داریم که دارای مشخصات زیر است:

ترانزیستور PMOS دارای طول  $1\mu m$  و پهنای  $4\mu m$  و نیز ترانزیستور NMOS دارای طول  $1\mu m$  و پهنای  $2\mu m$  است. با اندازه گیری مشخص شده است که این وارونگر دارای زمان خیز  $500ps$  و زمان افت  $300ps$  می باشد. نانچه بخواهیم زمان های خیز و افت هر دو با هم برابر و مساوی  $200ps$  باشند.  $W_p$  و  $W_n$  چه باید باشند؟

$$W_n = W_p = 10 \quad .2$$

$$W_p = 10, W_n = 3 \quad .1$$

$$W_p = 20, W_n = 10 \quad .4$$

$$W_p = 3, W_n = 10 \quad .3$$



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۵

۲۳- تابع  $f = (A+B+C).(D+E+F)$  معادل چیست؟

.۴ AO33

.۳ OA33

.۲ AOI33

.۱ OAI32

۲۴- کدام گزینه درست است؟

- استفاده از گیت های BiCMOS در زیر سیستم هایی مانند ALU, ROM, رجیستر فایل راه موثری برای بهبود سرعت این گونه مدارها است.
- فرایند ساخت BiCMOS آسان تر از فرایند مشابه CMOS است.
- به کارگیری منطق BiCMOS برای مدارهای I/O و مدارهای محرک مناسب به نظر نمی رسد.
- هیچکدام

۲۵- در فرآیند ساخت یک IC داریم:  $V_{TH} = 1V$ ,  $k'_n = 50 \mu A/V^2$  در کاربردی که  $V_{DS} = V_{GS} = V_{DD} = 5V$  است می خواهیم ترانزیستوری به طول  $2 \mu m$  با جریان درین  $0.8 mA$  بسازیم. عرض کانال چقدر باید باشد؟

.۴  $4 \mu m$ .۳  $2 \mu m$ .۲  $8 \mu m$ .۱  $1.5 \mu m$ 


## سوالات تشریحی

نمره ۱.۴۰

۱- خازن های پارازیتیکی ترانزیستور MOSFET را نام برده و برای حالات کاری متفاوت عملکرد آنها را توضیح دهید.

نمره ۱.۴۰

۲- برای مدار زیر مقادیر  $NM_L$ ,  $NM_H$ ، و توان مصرفی ایستا را محاسبه کنید. (از اثر بدنه چشم پوشی کنید)  
 $k'_n = 20 \mu A/V^2$  و  $V_{TH,dep} = -3V$  و  $V_{TH,n} = 1V$



نمره ۱.۴۰

۳- مدار تابع منطقی زیر را رسم کنید.

$$F = (A + (D + E)).(B + C)$$

نمره ۱.۴۰

۴- منطق CMOS و BJT را از نظر هدایت انتقالی، امپدانس ورودی، توان مصرفی و جریان تحریک خروجی مقایسه نماید.

سری سوال: ۱ یک

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: طراحی سیستمهای VLSI

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۵

۱۴۰ نمره

۵- نمودار شماتیک مدار شکل زیر را در نظر بگیرید. گراف اولری و نمودار میله ای متناظر با آن را رسم کنید.

