

سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال


رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۵۲۰۲

استفاده از ماشین حساب ساده، ماشین حساب مهندسی مجاز است

۱- خانواده مدار **BiCMOS** شامل کدام یک از گزینه های زیر است؟


۱. BJT و NMOS ۲. ECL و NMOS ۳. BJT و CMOS ۴. ECL و CMOS

۲- در شکل زیر، با فرض اینکه $V_D=0.7V$ ، ولتاژ بیس ترانزیستور Q_1 چقدر است؟



۱. ۵V ۲. ۰.۷۷V ۳. ۰.۳۲۷V ۴. ۰.۲۳۷V

۳- در معکوس کننده شکل زیر با فرض $R_L=5k\Omega$ و $R_{on}=500\Omega$ (مقاومت کلید در حالت وصل)، به ازای چه مقدار منبع ولتاژ V_{DD} مقدار V_{OL} برابر 1V می گردد؟



۱. ۵V ۲. ۱۱V ۳. ۱۰V ۴. ۱۵V

۴- توان مصرفی در یک گیت **RTL** پایه در حالتی که یک بار به خروجی آن وصل شده باشد، چقدر است؟ (فرض کنید V_{BE} (SAT)=0.8V و V_{CE} (SAT)=0.2V $R_C=1k$ $R_B=10k$ $\beta_F=25$ و $V_{CC}=5V$)

۱. 12.96mW ۲. 11.97mW ۳. 10mW ۴. 22.14mW



سری سوال: یک ۱

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۵- مقاومت بین درین و سورس در ناحیه خطی از چه رابطه ای بدست می آید؟


$$r_{ds} = [k(V_{GS} - V_T)] \cdot 2$$

$$r_{ds} = [k(V_{GS} - V_T)]^{-1} \cdot 1$$

$$r_{ds} = [k(V_{GS} - V_T)]^2 \cdot 4$$

$$r_{ds} = [k(V_{GS} - V_T)]^{-2} \cdot 3$$

۶- در مدار شکل زیر اگر V_A بالا و V_B پایین باشد، خروجی چه حالتی پیدا می کند؟



۴. نامشخص

۳. پایین

۲. امپدانس بالا

۱. بالا

۷- در ترانزیستورهای ماسفت، چه زمانی شکست اکسید رخ می دهد؟


۲. وقتی ولتاژ گیت به سورس از حدود ۵۰ ولت کمتر شود.

۱. وقتی ولتاژ گیت به درین از حدود ۵۰ ولت کمتر شود.

۴. وقتی ولتاژ گیت به درین از حدود ۵۰ ولت بیشتر شود.

۳. وقتی ولتاژ گیت به سورس از حدود ۵۰ ولت بیشتر شود.

۸- مدار زیر چه گیتی را نشان میدهد؟



۴. NAND

۳. NOR

۲. OR

۱. AND

سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۹- در مدار زیر، با فرض $\beta_F=50$ و $V_{BE}=0.7V$ ، جریان کلکتور ترانزیستور چقدر است؟



۰.۴

۱.5mA .۳

1mA .۲

0.85mA .۱

۱۰- با توجه به فرمول $V_t = V_{t0} + \left[\sqrt{2\phi f + v_{sb}} - \sqrt{2\phi f} \right]$ ولتاژ بدنه چه تاثیری در عملکرد ترانزیستور دارد؟

۰.۲ ولتاژ بدنه تاثیری بر جریان ندارد.

۰.۱ ولتاژ بدنه V_{GS} را کنترل می کند.

۰.۴ ولتاژ بدنه سبب تغییر I_D می شود.

۰.۳ ولتاژ بدنه تاثیری بر V_t ندارد.

۱۱- معمولاً می خواهیم کار مدار بسیار سریع، یعنی t_p و در عین حال تلف توان باشد.

۰.۴ زیاد- زیاد

۰.۳ زیاد- کم

۰.۲ کم- کم

۰.۱ کم- زیاد

۱۲- جریان اشباع معکوس برای دیودهای PN، کمتر از و برای دیودهای MN کمتر از است.


۰.۲ یک نانوآمپر - یک میکروآمپر

۰.۱ یک پیکوآمپر - یک میکروآمپر

۰.۴ یک میکروآمپر - یک نانوآمپر

۰.۳ یک میکروآمپر - یک پیکوآمپر

۱۳- مدار زیر بیانگر کدام منطق دودویی است؟



NOR .۴

OR .۳

NAND .۲

AND .۱



سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر (سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۱۴- در مدار شکل زیر، به ازای چه مقداری از ولتاژ ورودی، ولتاژ خروجی برابر صفر می شود؟




۱.۷۷ .۴

۰ .۳

۰.۸۷ .۲

۱۷ .۱

۱۵- مدار زیر کدام گیت را پیاده سازی می کند؟



AND .۴

NOR .۳

NAND .۲

XOR .۱

۱۶- برای گیت NAND که با منطق RTL پیاده سازی شده است و در آن $V_{BE}=0.7V$ و $V_{CE(SAT)}=0.17V$ است، حداکثر تعداد ورودی مجاز گیت را تعیین کنید.

۵ .۴

۴ .۳

۳ .۲

۲ .۱

۱۷- اگر خروجی دو گیت NAND از نوع TTL کلکتور باز را به هم متصل کنیم تابع حاصل برابر می شود با:

NAND .۴

OR .۳

NOR .۲

AND .۱

۱۸- چه زمانی اتصال مستقیم CMOS به STTL امکانپذیر است؟

۲. ورودی STTL در سطح پایین باشد.

۱. خروجی CMOS در سطح بالا باشد.

۴. ورودی CMOS در سطح بالا باشد.

۳. خروجی STTL در سطح بالا باشد.



سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۱۹- در مدار زیر، اگر ولتاژ ورودی V_{in} بین $-1.58V$ و $-0.77V$ تغییر کند این مدار مبدل چه گیت‌هایی خواهد بود؟




۴. CMOS به TTL

۳. TTL به ECL

۲. ECL به CMOS

۱. CMOS به ECL

۲۰- در مدار شکل زیر، زمانی که ولتاژ خروجی برابر V_{OL} باشد، وضعیت ترانزیستورهای n_L و n_O به ترتیب چه بوده است؟



۴. اشباع- اشباع

۳. خطی- اشباع

۲. اشباع- قطع

۱. قطع- اشباع



سری سوال: ۱ یک


زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

تعداد سوالات: تستی: ۲۵ تشریحی: ۵

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۲۱- در مدار شکل زیر برای اینکه تابع خروجی برابر $F=(AB+C)'$ باشد، نقاط $V1$ و $V2$ به ترتیب باید چه ولتاژهایی باشند؟




۰۴ . B و C

۰۳ . C و B'

۰۲ . B و C'

۰۱ . B' و C'

۲۲- در مدار شکل زیر، وقتی ورودی ترانزیستور Q_1 در سطح بالا باشد، سطح ولتاژ کلکتور Q_1 چگونه است و مقدار آن مثبت است یا منفی؟



۰۴ . پایین - منفی

۰۳ . بالا - منفی

۰۲ . بالا - مثبت

۰۱ . پایین - مثبت



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک


عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۱۵۲۰۲

۲۳- با استفاده از کدام ساختار زیر می توان عمل شارژ خازن بار را سرعت بخشید؟

۰۱. دنبالگر امیتر ۰۲. امیتر مشترک ۰۳. بیس مشترک ۰۴. سورس مشترک

۲۴- اگر در مدار شکل زیر $V_{IH} = -0.77V$ و $V_{IL} = -1.58V$ باشد، این مدار مبدل چه خانواده هایی است؟




۰۲. STTL به ECL

۰۱. ECL به STTL

۰۴. STTL به CMOS

۰۳. CMOS به ECL

۲۵- اگر دو شکل زیر با هم معادل باشند، $W1$ برابر است با:



۰۴. $4W$

۰۳. $W/2$

۰۲. W

۰۱. $2W$



تعداد سوالات: تستی: ۲۵ تشریحی: ۵

زمان آزمون (دقیقه): تستی: ۶۰ تشریحی: ۶۰

سری سوال: ۱ یک

عنوان درس: الکترونیک دیجیتال

رشته تحصیلی/کد درس: مهندسی کامپیوتر(سخت افزار) چندبخشی ۱۱۵۲۰۲

سوالات تشریحی

۱- توان تلف شده در مدارات منطقی دارای دو مولفه ایستا و پویا می باشد. هر کدام از این توان ها را به صورت کامل تشریح کنید.

۱.۴۰ نمره

۲- مدار گیت OR با سطح منتقل شده را ترسیم و مشخصه انتقالی ولتاژ آن را با رسم شکل تشریح کنید.

۱.۴۰ نمره

۳- نحوه کار ماسفت در حالتی که VDS افزایش میابد را تشریح کرده و نمودار آنرا رسم نمایید.

۱.۴۰ نمره

۴- تابع زیر را با منطق NMOS با بار مقاومتی و حداقل ترانزیستورها پیاده سازی کنید.

۱.۴۰ نمره

$$F = \overline{(AB + (C + D) + E)}$$

۵- یک مقایسه کننده ۴ بیتی با منطق دامینو بسازید. این مقایسه کننده باید به صورت انتشار بیت پیاده سازی شود و از مقایسه کننده های تک بیتی استفاده شود. (نوشتن جدول درستی و رسم مدار به همراه توضیحات)

۱.۴۰ نمره