مرکز آزمون و سنجش
. - - دانشگاه پیام نور کارشناسی = 藥
حضرت علی(ع): ارزش هر کسی به میزان دانایی و تخصصی اوست
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ درس : VLSI طراحی سیستمهای رشته تحصیلی / کد درس : مهندسی کامپیوتر(سخت افزار) چند بخشی ۱۱۱۵۲۰۵
استفاده از ماشین حساب مهندسی مجاز است ۱- کدام جمله درست است؟ ۱. بارآوری با افزایش اندازه die تقریباً ثابت میماند ۲. بارآوری با افزایش اندازه die افزایش پیدا میکند
۳. بارآوری با افزایش اندازه die کاهش پیدا میکند ۴. بارآوری از اندازه die مستقل است
= 2.5 –Y با توجه به اینکه " " است. عرض نسبی دو کانال Il MOSPET و D باید چه رابطه ای نسبت به هم داشته باشند
تا پارامتر رسانایی انتقال آنها یکسان باشد؟
- f - . Y. - .Y - -
w, = w, w, -0.25w, w, =4W, 04 w, = w " Vрр - ۳- با
ایربدانیم خروجی وارونگر زیراندکی کمتر از این است. اما چقدر خواهد بود.
Vdd-33, k, =100%, k, –40%
Vтн л =IVրH ք |=0.7V 2 4. =Ap
3・ヌV「 V,ր 0.7 V . f 2.5 V . Yʻ 1.43 V . Y 1.65 V . "ו %Vן וו
نیمسال اول ۹۱-۱۳۹۰ صفحه ۱ از ۹





***
. - - دانشگاه پیام نور کارشناسی = 藥
--- - - - டிய கள்: مرکز آزمون و سنجش حضرت علی(ع): ارزش هر کسی به میزان دانایی و تخصصی اوست
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ درس : طراحی سیستمهای VLSI رشته تحصیلی / کد درس : مهندسی کامپیوتر(سخت افزار) چند بخشی ۱۱۱۵۲۰۵
۴- منطق گیتهای انتقالی زیر چیست؟
XOR | XNOR . Y NAND / AND . ) ۵- فرض کنید قوانین طراحی به صورت زیر باشند:
- اندازه تماسی: 0.4AIX 0.4Al = فاصله تماسی تا لبه ناحیه فعال: 0.3All
- ناحیه تماس تا لبه پلی: 0.4ll - حداقل پنهای ناحیه فعال: ll 0.7
برای ترانزیستور به پهنای A 2، که درین آن با فلز تماس پیدا کرده، مینیمم مساحت درین چقدر است؟
1.05 u’ “ 2.2μ" " 1.214% " 4μ" " ۶- برای یک ترانزیستور NMOS تخلیه ای که با (1۱ .0 = Vp در ناحیه تریودی کار می کند جریان درین به ازاء
Vos = +1 y 9 Vos = –1 y به ترتیب 3mA 9 1mA است. ولتاژ آستانه این ترانزیستور چقدر است؟
– 0.95 y Y — 2.05 y . W 0.8 y . Y +3.4 y :) ۷- در یک گیت NOR پنج ورودی CMOS در صورتی که بخواهیم زمانهای بالارونده و پایین رونده با هم مساوی باشند. اندازه
ترانزیستورها چیست؟ کوچکترین اندازه ترانزیستور را برابر با 2A و 2/1 = A فرض کنید.
Wowos - W„vos = 10A . " W„vos = 4A 9 Wνος = 10λ "
р
р р
W,νος = 20λ 9 W,,,,,, = 2Â '' W,νος = 10λ 9 W„„„ = 2Â '
"ו %Vן וו
نیمسال اول ۹۱-۱۳۹۰ صفحه ۲ از ۹
***
. - - دانشگاه پیام نور کارشناسی = 藥
--- - - - டிய கள்: مرکز آزمون و سنجش حضرت علی(ع): ارزش هر کسی به میزان دانایی و تخصصی اوست
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ درس : طراحی سیستمهای VLSI رشته تحصیلی / کد درس : مهندسی کامپیوتر(سخت افزار) چند بخشی ۱۱۱۵۲۰۵
۴- منطق گیتهای انتقالی زیر چیست؟
XOR | XNOR . Y NAND / AND . ) ۵- فرض کنید قوانین طراحی به صورت زیر باشند:
- اندازه تماسی: 0.4AIX 0.4Al = فاصله تماسی تا لبه ناحیه فعال: 0.3All
- ناحیه تماس تا لبه پلی: 0.4ll - حداقل پنهای ناحیه فعال: ll 0.7
برای ترانزیستور به پهنای A 2، که درین آن با فلز تماس پیدا کرده، مینیمم مساحت درین چقدر است؟
1.05 u’ “ 2.2μ" " 1.214% " 4μ" " ۶- برای یک ترانزیستور NMOS تخلیه ای که با (1۱ .0 = Vp در ناحیه تریودی کار می کند جریان درین به ازاء
Vos = +1 y 9 Vos = –1 y به ترتیب 3mA 9 1mA است. ولتاژ آستانه این ترانزیستور چقدر است؟
– 0.95 y Y — 2.05 y . W 0.8 y . Y +3.4 y :) ۷- در یک گیت NOR پنج ورودی CMOS در صورتی که بخواهیم زمانهای بالارونده و پایین رونده با هم مساوی باشند. اندازه
ترانزیستورها چیست؟ کوچکترین اندازه ترانزیستور را برابر با 2A و 2/1 = A فرض کنید.
Wowos - W„vos = 10A . " W„vos = 4A 9 Wνος = 10λ "
р
р р
W,νος = 20λ 9 W,,,,,, = 2Â '' W,νος = 10λ 9 W„„„ = 2Â '
"ו %Vן וו
نیمسال اول ۹۱-۱۳۹۰ صفحه ۲ از ۹
***
مرکز آزمون و سنجش
. - - دانشگاه پیام نور کارشناسی = 藥
حضرت علی(ع): ارزش هر کسی به میزان دانایی و تخصصی اوست
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ درس : طراحی سیستمهای VLSI رشته تحصیلی / کد درس : مهندسی کامپیوتر(سخت افزار) چند بخشی ۱۱۱۵۲۰۵
۸- یک ویفر هشت اینچی به مساحت die برابر با 3 1mm( و شامل ۳/۳ میلون ترانزیستور و چگالی نقص در واحد
سانتی متر مربع برابر با ۱ است. درصد بار آوری این ویفر را حساب کنید. (2 = G)
༢ ད 7/. ད་ ty/ .Y / AY . ) ۹- کدام درست است؟ . یک تماسی می تواند برای اتصال نفوذ Il و نفوذ D به کار رود. یک Wia می تواند برای اتصال پلی و فلز ۲ بکار رود. یک تماسی می تواند برای اتصال نفوذ و فلز ۱ استفاده شود.
ترانزیستورهای IIMOS باید در یک زیر لایه-P یا چاه P قرار گیرند که آن نیز به Vpp اتصال پیدا می کند
۱۰- معمولاً لازم است فواصل بین نماها در فاصله مینیممی قرار گیرند تا از مشکل .................... پیشگیری شود.
۱. اتصال کوتاه ۲. اتصال باز ۳. اتلاف توان ۴. تأخیر زمان بندی
"ו %Vן וו
نیمسال اول ۹۱-۱۳۹۰ صفحه ۳ از ۹
***
. - - دانشگاه پیام نور کارشناسی = 藥
--- - - - டிய கள்: مرکز آزمون و سنجش حضرت علی(ع): ارزش هر کسی به میزان دانایی و تخصصی اوست
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ درس : طراحی سیستمهای VLSI رشته تحصیلی / کد درس : مهندسی کامپیوتر(سخت افزار) چند بخشی ۱۱۱۵۲۰۵
۱۱- تابع منطقی مدار زیر کدام است؟
D.E.A.B.C Y ᎪᏴ.CDᎬ .Ꮑ
t A+B+C+D+E . Y.
(D+Е ҒА).(В+С)
"ו %Vן וו
نیمسال اول ۹۱-۱۳۹۰ صفحه ۴ از ۹
***